近日，北京大学微电子学研究院教授何进博士的喜接美国电子和信息技术联合会 (GEIA: Government Electronics & Information Technology Association ）旗下的国际集成电路模型标准化委员会（ CMC ： Compact modeling Council ）的主席邀请函，邀请何进教授参加于 6 月 5 日 到 6 日在美国波士顿举行的关于新一代 SOI 集成电路国际标准模型选择的 CMC 会议， 携带北京大学自主研发的新 SOI 电路模型竞争高科技 IT 技术—纳米 SOI 集成电路模型的国际标准。 经过长时间的评审和漫长等待，何进教授的研究团队终于盼来了这一时刻：北京大学微电子学研究院自主研发的纳米 SOI 电路模型— ULTRA-SOI 在强手如林的国际评审中成为国际上最后的 4 个竞争者之一，在波士顿可以站在国际集成电路模型的最高讲台上面对国际半导体工业巨头如 IBM ， AMD ， TI 和 TSMC 和国际 EDA 公司如 CADENCE 和 SYNOPSYS 等的专家和代表，介绍自己团队开发的 SOI 电路模型的科学创新性，阐述竞争 SOI 模型国际标准的主要工程技术特色。 这一行动，向国际半导体工业界充分显示了北大微电子研究争创世界一流水平的实力和成就。

SOI(Silicon On Insulator) 技术作为一种主流的集成电路技术，有着许多体硅 CMOS 技术不可比拟的优越性。在传统体硅技术中，随着特征尺寸的缩小，器件内部以及器件与器件之间通过衬底的相互作用日益严重， 从而限制了他们的进一步应用。 SOI 集成电路技术以其独特的材料结构有效克服了体硅集成电路的缺点，具有功耗低，抗干扰力强，隔离面积小，寄生电容小，工艺简单，抗辐照能力强等显著特色。 尽管 SOI 具有上述诸多优势，受制于高昂成本和工艺技术，但传统上仅仅用于军事等特殊领域。 直到最近的四到五年， IBM 和 AMD 生产出商用 SOI 芯片和计算机， SOI 集成电路才逐渐成为主流。

在上述背景下，用于 SOI 集成电路技术设计和仿真的 ULTRA-SOI 应运而生。 ULTRA-SOI 是北京大学纳太器件和电路研究室研究的，针对 SOI 器件和电路的创新性纳米尺寸绝缘栅场效应晶体管模型。它使用了新的物理核心和工程模型结构来模拟纳米尺寸的 SOI MOSFET 行为。与国际上的同类研究相比， ULTRA-SOI 具有明显的科学创新性和高技术特色，不仅有望在国际主流的集成电路设计 EDA 工具中得到实际使用，现在还获邀参加国际标准竞争。 这一成果充分显示了北京大学微电子研究不仅是国内基础研究的重镇，还是集成电路工程技术开发的先锋。

关于 GEIA ：

参见 http://www.geia.org

关于 CMC ：

参见 http://www.eigroup.org/cmc/